Tugas Pendahuluan 2 Modul 2
1. Kondisi [Kembali]
Percobaan 2 Kondisi 3:
Buatlah rangkaian T flip flop Seperti pada gambar pada percobaan 2 dengan ketentuan input B0=1, B1=0, B2=CLK
4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian Percobaan 2 Kondisi 3, digunakan IC 74LS112, yaitu sebuah JK Flip-Flop yang berfungsi menyimpan serta mengubah keadaan logika keluarannya berdasarkan kombinasi input J, K, dan sinyal clock (B2). Pada konfigurasi ini, saklar diatur dengan B0 = 1, B1 = 0, dan B2 sebagai clock, di mana B0 dan B1 masing-masing terhubung ke input J dan K. Dengan demikian, diperoleh J = 1 dan K = 0, menandakan bahwa flip-flop bekerja pada mode Set.
Ketika sinyal clock (B2) menerima pulsa aktif (baik transisi naik maupun turun, tergantung jenis flip-flop), JK Flip-Flop akan memperbarui kondisi keluarannya. Karena nilai J = 1 dan K = 0, maka setiap kali clock aktif, output Q (H7) akan berubah menjadi 1 (set), sedangkan Q̅ (H6) akan menjadi 0. Keadaan ini akan tetap bertahan sampai ada perubahan pada kombinasi input J dan K atau hingga flip-flop direset.
Dengan demikian, hasil keluaran dari rangkaian ini adalah H7 = 1 dan H6 = 0, yang menunjukkan bahwa flip-flop berada pada kondisi set, yaitu output utama Q bernilai tinggi sementara output komplemennya bernilai rendah.
5. Download File [Kembali]
- File Rangkaian [Download]
- Datasheet Switch [Download]
- Datasheet 74LS112 [Download]
Komentar
Posting Komentar